Verilog-HDL応用1 標準期間:5日間

対象者:「Verilog-HDL基礎」受講済み または同等の知識技能保有者・C言語の知識技能保有者
使用機材:PC・VIVADO・Zyncボード等

ARMコア内蔵FPGA:Zync-7000を搭載したZyboボードと、統合開発環境VIVADOを使用し、HDMIへの画像出力やFPGA+CPUの統合処理を学びます。ハードウェアはVerilog-HDL、ソフトウェアはC言語で記述するので、それぞれの知識・技能が必要となります。

Verilog-HDLの基礎 標準期間:5日間

対象者 電気電子基礎,プログラミング・論理回路の知識・経験保有者
使用機材 PC・ISE開発環境・FPGAボード等

Xilinx社の統合開発環境ISEとSpartan6搭載ボードを使用し、ハードウェア記述言語 Verilog-HDLの基礎を学びます。Lチカ、フリップフロップ、デコーダ、カウンタ、タイマーなどの回路を作成します。